ארכיטקטורת מחשבים 1
לוגיקה דיגיטלית, MIPS ISA, datapath, pipelining ו-cache
מהביטים והשערים ועד CPU MIPS בעל pipeline ו-caches — 30 שיעורים, 23 הדמיות צעד-אחר-צעד, דו-לשוני עברית/אנגלית.
6יחידות
30שיעורים
0%הושלם
יחידה 10/5
יסודות וייצוג מידע
מערכות ספירה, שלמים עם סימן, אריתמטיקה בינארית ו-IEEE 754.
יחידה 20/9
לוגיקה דיגיטלית
שערים, אלגברה בוליאנית, K-maps, מולטיפלקסרים, flip-flops, ובניית ALU.
יחידה 30/6
MIPS ISA ואסמבלי
קונבנציית רגיסטרים, פורמטים R/I/J, גישה לזיכרון, בקרה, פרוצדורות וקידוד.
יחידה 40/3
Datapath ובקרה
חיווט ה-ISA לחומרה: datapath חד-מחזורי, יחידת בקרה, תזמון.
יחידה 50/4
Pipelining
IF/ID/EX/MEM/WB, hazards של נתונים עם forwarding, stalls של load-use, hazards של בקרה.
יחידה 60/3
היררכיית זיכרון ו-Cache
לוקליות, direct-mapped, set-associative, AMAT.